PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-158911

(43)Date of publication of application: 08.07.1991

(51)Int.Cl.

G05F 1/56

(21)Application number: 01-300011

(71)Applicant: SEIKO INSTR INC

(22)Date of filing:

17.11.1989


(72)Inventor: SUDO MINORU

(54) VOLTAGE REGULATOR

(57)Abstract:

PURPOSE: To reduce the overshoot and the undershoot of an output voltage generated at the time of switching the output voltage by giving a delay to an external signal for switching the output voltage, and switching stepwise the output voltage.

CONSTITUTION: The voltage regulator is provided with a reference voltage circuit 1, an error amplifier 2, an output transistor 3, and resistances R1, R2, and also, a resistance R3 is connected in series to the resistor R2, and a resistor R4 is connected in series to the resistor R3. Also, it is provided with a transistor M1 in which an output voltage switching terminal is connected to a gate, and a drain is connected to the connecting point of the resistor R2 and the resistor R3, and a transistor M2 in which a delaying circuit is connected to the output switching terminal and the output of the delaying circuit is connected to a gate, and a drain is connected to the connecting point of the resistor R3 and the resistor R4. In such a state, the delay is given to an external signal



for switching an output voltage, and the output voltage is switched. In such a manner, the overshoot and the undershoot at the time of switching the output voltage are reduced.

⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-158911

⑤Int. Cl. 5

識別記号

庁内整理番号

⑩公開 平成3年(1991)7月8日

G 05 F 1/56

3 1 0 D

8527 - 5H

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称 ボルテージ・レギユレーター

> 顧 平1-300011 20特

22出 願 平1(1989)11月17日

@発 明者

勿出

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会补内

セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

四代 理 人 弁理士 林 敬之助

1. 発明の名称

2. 特許請求の範囲

基準電圧回路と、抵抗と誤差増幅器と、出力ト · ランジスタとからなり、外部信号によって出力電 圧が可変な、CMOSモノリシックIC化された ポルテージ・レギュレーターにおいて、前記出力 電圧を変化させる外部信号に遅延を施し、段階的 に出力電圧を変える手段を具備することを特徴と したポルテージ・レギュレーター。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、CMOSモノシリック化されたポル テージ・レギュレーターに関するものである。

(発明の概要)

本発明は、ポルテージ・レギュレーターの出力 電圧を変化させる外部信号に遅延を施し、出力電 圧を段階的に変化させることで、出力電圧を切り 換えた時に発生するオーバー・シュートや、アン ダー・シュートの小さいポルテージ・レギュレー ターを提供するものである.

「従来の技術」

従来の出力電圧値が切り換え可能なポルテー ジ・レギュレーターの回路図を第2図に示す。基 準電圧回路 1 と抵抗 R 、と R 、と R 、 から取り出 された電圧は、誤差増幅器2で比較され、出力ト ランジスタ3を制御する。つまり、抵抗R. と R。とR。から取り出された電圧が、基準電圧よ り小さければ、誤差増幅器2の出力は低くなり、 出力トランジスタ3を強くバイアスし、逆に抵抗 R.とR.とR.から取り出された電圧が、基準 電圧より高ければトランジスタ3を弱くバイアス して出力端子6には一定の出力電圧が得られる。

該出力電圧値は、外部より出力電圧切り換え端 子5に、ハイ・レベルあるいはロー・レベルの電 圧を加えることで、トランジスタM。がON、O FFして抵抗R。をショートするかあるいはしな

いかによって切り換える。

第2図のポルテージ・レギュレーターの場合、 なのような問題点が生じる。

出力端子6の出力電圧をVour と呼ぶと、Vour は出力電圧切り換え端子5に加える電圧によって式(1)、式(2)のようになる。

$$V_{out_1} = (R_1 + R_2) / R_2 \times V_{rer} \cdots (1)$$

 $V_{out_2} = (R_1 + R_2 + R_3) / (R_2 + R_4)$

ここで、R.、R.、R.、R. は、それぞれ第2図の抵抗R.、R.、R. の値でありV...には、基準電圧回路1の出力電圧値である。また式(1)は、出力電圧切り換え端子5の電圧をハイ・レベルにした時のV...であり、式(2)は、出力電圧切り換え端子5の電圧をロー・レベルにした時のV...である。

このように、トランジスタM』をON、OFF させることにより出力電圧を切り換えることがで きる。

しかし、上記のような方法を用いて出力電圧を

′3

 $R_* + R_* = R_* \qquad \cdots \quad (3)$

第1図の、出力電圧を切り換える外部端子5の 信号Aと遅延回路4を通った信号Bと、出力端子 6の電圧Vourの電圧波形図を第3図に示す。

抵抗R。と直列に抵抗R。を結線し、該R。に直列に抵抗R。を結線する。抵抗R。とR。の値は式(3)を満足するように決定する。さらに、出力電圧切り換え端子をゲートに結線したトランジスタM。と、出力電圧切り換え端子に遅延回路を結線し該遅延回路の出力をゲートに結線したトランジスタM。を具備している。

信号 A が、ハイ・レベルにある時、 V o u r は式(1) で与えられる電圧になる。信号 A が、ハイ・レベルからロー・レベルに切り換えると V o u r は、時間 Δ T の間、式(4) で与えられる電圧になる。

$$V_{out} = (R_1 + R_2 + R_3) / (R_2 + R_3)$$
 $\times V_{out}$
... (4)

切り換えると、誤差増幅器 2 の応答速度に限界があり遅延を生じるため、出力電圧に発生するオーバー・シュートやアンダー・シュートが大きいという課題があった。

[課題を解決するための手段]

本発明は、従来の技術の課題を解決することを 目的とし、出力電圧が可変なポルテージ・レギュ レーターにおいて、出力電圧切り換え時のオーバ ー・シュートやアンダー・シュートの小さいポル テージ・レギュレーターを提供できた。

具体的には、出力電圧を切り換える外部倡号に 遅延を施こし、出力電圧を段階的に切り換えるようにした。

【実施例1】

以下、図面に従って本発明の一実施例を詳細に 説明する。第1図は本発明の、出力電圧に生じる アンダー・シュートを抑えたボルテージ・レギュ レーターの回路図である。基準電圧回路1、誤差 増幅器2、出力トランジスタ3、及び、抵抗 R.、R. は第2図と同等である。→(4-1)

4

この時、アンダー・シュート Δ V 」が生じるが、このアンダー・シュートによって V ουτ が式 (2) で与えられる V ουτ z と同程度か、それより も大きくなるように抵抗 R 』の値を決定する。

信号 A が、遅延回路 4 を通って時間 △ T 後に信号 B がハイ・レベルからロー・レベルに切り換わると、 V our は式 (2) で与えられる電圧になる(式 (3) より)。

この時、アンダー・シュート Δ V 。 は第 2 図の 従来のポルテージ・レギュレーターのアンダー・ シュートの半分以下にである。

【実施例2】【

第 4 図にオーバー・シュートを抑えたポルテージ・レギュレーターの回路図を示す。基準電圧回路 1、誤差増幅器 2、出力トランジスタ 3、遅延回路 4、及び、抵抗 R、、R、は第 1 図と同等である。 - (6-1)

$$R_{\bullet} + R_{\bullet} = R_{\bullet} \qquad \cdots \quad (5)$$

第4図の、出力電圧を切り換える外部端子5の信号Aと遅延回路を通った信号Bと、出力端子6

の電圧 V゚゚゚ の電圧波形図を第5図に示す。

信号Aが、ロー・レベルにある時、 Vout は式 (2) で与えられる電圧になる (式 (5) よ り)。信号Aが、ロー・レベルからハイ・レベル に切り換わると Vout は、時間△ T の間、式 (6)で与えられる電圧になる。

V out = (R, +R, +R,) / (R, +R,) × V ref ... (6)

この時、オーバー・シュート Δ V 。 が生じるか、このオーバー・シュートによって V ουτ が式(1) で与えられる V ουτ ι と同程度か、それよりも小さくなるように抵抗 R 。の値を決定する。

信号 A が遅延回路 4 を通って時間 Δ T 後に、信号 B がロー・レベルからハイ・レベルに切り換わると V ουτ は式 (1) で与えられる電圧になる。この時オーバー・シュート Δ V 。は、第 2 図の従来のポルテージ・レギュレーターのオーバー・シュートの半分以下である。

抵抗R。と直列に抵抗R。を結線し、該R。に 直列に抵抗R,を結線する。抵抗R。とR,の値

7

明のオーバー・シュートを抑えたポルテージ・レ ギュレーターの回路図、第5図は第4図の各部の 電圧波形図である。

1 · · · 基準電圧回路

2 · · · 誤差增幅器

3 · · · 出力トランジスタ

4・・・遅延回路

5 ・・・出力電圧切り換え端子

6 · · · 出力端子

以上

出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助 は式(5) を満足するように決定する。さらに出力電圧切り換え端子をゲートに結線し、ドレインを抵抗 R。 と R・ の接続点に結線したトランジスク M・ と、 出力電圧切り換え端子に遅延回路を結線し該遅延回路の出力をゲートに結線し、ドレインを抵抗 R。 と R・ の接続点に結線したトランジスク M・ を具備している。

〔発明の効果〕

以上述べたように本発明によれば、出力電圧を 切り換える外部信号に遅延を施し、出力電圧を段 階的に切り換えることで、出力電圧切り換え時に 発生する出力電圧のオーバーシュートやアンダ ー・シュートの小さいポルテージ・レギュレータ ーを提供できるという効果がある。

4. 図面の簡単な説明

第1図は本発明のアンダー・シュートを抑えた ボルテージ・レギュレーターの回路図、第2図は 従来のボルテージ・レギュレーターの回路図、第 3図は第1図の各部の電圧波形図、第4図は本発

8

